CST Studio Suite帮助PCB电路板和接地层之间耦合的EMC仿真

在本文中，我们演示了使用 CST Studio Suite® 进行仿真如何帮助提高产品的排放性能。我们分析了印刷电路板 （PCB） 上的信号走线与参考平面之间的耦合，因为这通常是电磁兼容性 （EMC） 测量中感兴趣的结果。所提出的结果讨论了传导发射，但可以扩展到辐射发射

传导发射测试背景

传导发射 （CE） 测试包括测量电线上的电流或线路阻抗稳定网络 （LISN） 测量端口上的电压。在汽车领域，测试装置由被测设备 （EUT）、电线、LISN、EMI（电磁干扰）接收器、通信设备（如 CAN）、负载（如有必要）和接地层组成，接地层代表汽车底盘和电压参考。

图 1 描述了一个简单的测试设置： Vbat 和 GND 分别代表电源正极性和负极性的导线。在我们的例子中，EUT 是一个简单的“印刷电路板”（PCB），但它可以代表任何其他电气或电子系统。CE 测试期间的 EMC 性能包括将测得的电压/电流与标准（如 CISPR 25）定义的限制进行比较，CISPR 25 是汽车领域应用最广泛的标准。在我们的例子中，我们专注于电压法。测量的选择不受限制，因为通过电压法和电流法进行测试是等效的。

图 1.用于传导发射测试的 EMC 测试设置

EUT 说明

在本研究中，EUT 是一个由多个接地层组成的简单 PCB，其中一条走线由信号激励。我们用它来说明走线和接地层之间的耦合，以及布局如何影响这种耦合。我们研究三种情况：

案例 1 由一个 2 层 PCB 组成。激发的 trace 位于底层。顶层是 PCB 接地参考（见图 2）。

情况 2 由一个 4 层 PCB 组成，两个实心 PCB 参考层之间有激励走线，用于传播信号（见图 3）。

情况 3 与情况 2 相同，在走线正下方的底层有一个孔（参见图 4）。

图 2.PCB 案例 1 图示，PCB 底视图

图 3.PCB 案例 2 图示，PCB 底视图

图 4.PCB 案例 3 图示，PCB 底视图

情况 2 和情况 3 简化为三层，而不是四层。事实上，L4 被抑制是为了简化模型并使结果的解释更容易。这种简化不会影响最终结果，因为 L3 和 L4 之间没有噪声源，并且它们之间可能存在的电压可以忽略不计。接地层也可以是通过去耦电容器连接的电源层。在我们的例子中，电容器被认为是完美的，并且使用多个过孔将各层相互连接，以使它们之间的阻抗最小。因此，具有三层的 PCB 模型代表了完整的 4 层系统。

PCB 呈矩形，尺寸为 21 cm x 10 cm，走线长度等于 21 cm，宽度等于 0.25 mm，如图 5 所示。

图 5.PCB 尺寸和走线长度

传导发射测试设置

该设置由 PCB 和通过 20 cm 长的导线将 PCB 参考连接到 LISN 阻抗组成。通常，电源使用两根电线连接到 PCB：一根用于负极性，另一根用于正极性。在我们的研究中，我们只用一根地线替换这些电源线。

本研究仅考虑了共模，这是耦合的最主要模式。事实上，负极和正极线之间的输入阻抗可以忽略不计。它们通常由电容器连接，这在本研究中被认为是理想的。

测试设置的 3D 模型如图 6 所示。电路板垂直定向，走线位于底层，地线连接到顶层。PCB 和接地层之间没有本地接地连接。

图 6.测试装置的 3D 模型噪声源和端接

走线由来自缓冲器或微控制器的信号激励，并由固定阻抗终止。它对具有一些高频分量的 clock 或 communication 信号进行建模。在仿真中，激励是频率范围为 100 kHz 至 300 MHz 的宽带电压源。端接是一个 50 kΩ 电阻。关于研究的频率范围，端接阻抗的确切值并不重要，但它足够高，使电容耦合更加占主导地位。

模拟方法

对于 3D 仿真，使用全波频域 （FD） 求解器。它是在 100 kHz 至 200 MHz 频率范围内分析 PCB 的最佳选择。首先，使用 FD 求解器构建、划分网格和求解 3D 模型。然后，我们使用 CST Studio Suite 原理图的协同仿真，根据 3D 仿真结果执行电路仿真。

配置是根据阻抗和连接到我们要分析的每个端口的元件单独定义的。这意味着我们可以更改终止和驱动值并获得 LISN 电压，而无需每次都再次求解 3D 模型。这大大缩短了仿真时间。此外，在协同仿真设计流程中，我们可以使用“组合结果”功能来计算 3D 模型中的电流和 EM 场，同时考虑所有驱动和端接电路。此可视化效果对于调查非常有用。它允许对每个仿真配置的耦合过程进行深入分析。所研究的电路很简单，如图 7 所示。

图 7.每种情况 1“两层”和情况 2“三层”的模拟电路

我们注意到，在仿真情况下，GND 线直接连接到 PCB，但它可以通过任何阻抗断开连接或通过任何阻抗连接，例如 CMC“共模扼流圈”，就像许多设计中的情况一样。

仿真结果

我们使用 AC 分析分析了当走线由 1 V 宽带噪声源激励时 LISN 两端的电压。获得的结果如图 8 所示。在情况 1 “单层”的情况下，耦合比为 78 dB，这意味着对于施加到走线的 1 V，我们在 20 MHz 时得到 42 dBμV，这高于 CISPR 25 传导发射等级 5“窄带噪声”的要求。在情况 2 “双层”中，该电平降低到 -58 dBμV，这是一个非常低的电平。在情况 3 “带孔的走线”中，耦合电平为 25 dBμV，表示与情况 2 相比增加了 83 dB。事实上，根据 CISPR 25 5 类，情况 3 代表了传导发射的高风险。整体结果表明，走线上方或下方的接地层上的孔将我们使用 3 层或 4 层获得的改进降低了 82 dB（从 -58 dBμV 到 25 dBμV），如果不使用 3D 模拟，这将非常难以推断。

图 8：根据 LISN 阻抗计算的电压，适用于情况 1、情况 2 和情况 3

分析耦合机制

此时立即弹出的第一个问题是：即使 PCB 和接地层之间只有一个连接，LISN 上怎么会有电流呢？为了回答这个问题，我们可以使用 20 MHz 的 E 场监测器，参见图 9。我们可以清楚地注意到 PCB 和接地层之间存在电场。如图 10 所示，该磁场的变化会感应出位移电流，通过 PCB 和接地层之间的杂散电容。该位移电流在 LISN 阻抗中感应出电压。

图 9.情况 1 的 20 MHz 现场监视器

图 10.PCB 和接地层之间的电容耦合

当走线埋在两个接地层之间时，如情况 2 所示，走线和接地层之间的耦合会大大降低。事实上，走线层和接地层之间的耦合显著增加，并改变了电流分布，使其位于内层之间。由于电场局限在走线层和 PCB 层之间，因此 PCB 层的外表面没有电流，它们与接地层之间也没有电场。这减少了 PCB 和接地层之间的耦合。

图 11.耦合减少示例

当 PCB 层在走线上方包含一个孔时，如“情况 3”所示，耦合水平变得接近情况 1 的“单层”图 12 中的一个。差异仅为 33 dB。显然，该值会随着孔的位置和大小而变化。

图 12.三种情况的 20 MHz 电场

结论

我们使用 3D 仿真来研究传导发射测试装置中 PCB 和接地层之间的耦合。结果表明，由高阻抗端接的走线在其和接地层之间产生电场，从而在 LISN 阻抗上感应出位移电流和电压。当 trace 在两个内层之间布线时，这种耦合会大大减少。然而，走线上方或下方的其中一个接地层中存在孔洞可能会严重影响这种改进。这个结论相当令人惊讶：即使是 PCB 一小段上方的小孔也会显着降低改进。使用建议的仿真工作流程，通过更改驱动和端接阻抗或修改 PCB 的布局等方式，研究替代配置非常简单。